该标准的也迎下核心思路是继续采用HBM4级别的DRAM裸片堆叠，

SPHBM4规范支持的上内存传输速率范围约在22.4GT/s至46.0GT/s之间。每引脚速率从约11Gbps提高到约44Gbps。发布标准披露后，调空并依赖台积电CoWoS等先进封装工艺。不用标准

SPHBM4最大的也迎下变革在于封装方式。

值得一提的上内存是，

容量方面可选用4至16层DRAM堆叠，发布传统HBM路线依赖的调空CoWoS级先进封装产能和硅中介层技术，但配以标准封装形态和一条更快的不用标准窄位宽512-bit接口。而SPHBM4将其大幅削减至512个，也迎下即HBM居高不下的上内存封装成本。最大配置可达64GB单堆栈。发布在46GT/s接口下，调空SPHBM4对国内本土AI芯片产业具有特殊意义。国际半导体标准组织JEDEC日前正式批准新一代高带宽内存标准SPHBM4，

需要注意的是，大幅降低了封装门槛。减少幅度达75%。

SPHBM4用标准有机基板替代昂贵的硅中介层，

为弥补引脚减少带来的带宽损失，

传统HBM4接口拥有2048个数据信号引脚，在国内供应链中仍是稀缺资源。

7月9日消息，目标直指AI算力芯片中最烧钱的一环，国内半导体厂商表现出极高兴趣，新标准将信号传输速率提升四倍，而是在先进封装产能与成本双重承压下给行业多一个选择。

而SPHBM4可以直接安装在成本更低的标准有机基板上，SPHBM4不是来取代HBM4的，